ArenaLTE.com - Western Digital Corp. (WDC) mengumumkan tiga inovasi open-source terbaru pada acara RISC-V Summit yang didesain untuk mendukung upaya-upaya pengembangan RISC-V internal Western Digital dan ekosistem RISC-V yang tumbuh. 

Dalam pidatonya, Chief Technology Officer Western Digital, Martin Fink, membeberkan rencana-rencana untuk merilis sebuah versi open source dari RISC-V core, sebuah inisiatif standar terbuka untuk cache coherent memory pada sebuah jaringan dan sebuah simulator kumpulan instruksi open source RISC-V. 

Berbagai inovasi tersebut diharapkan dapat mempercepat pengembangan arsitektur komputasi terbuka yang didesain khusus bagi lingkungan Big Data dan Fast Data. Western Digital telah berperan aktif dalam membantu untuk memajukan ekosistem RISC-V, termasuk berbagai investasi dan kemitraan yang strategis, dan mendemonstrasikan kemajuannya pada misi yang telah dijanjikan, yaitu mentransisi satu miliar core prosesor perusahaan ke arsitektur RISC-V.

“Karena Big Data dan Fast Data terus berkembang, teknologi-teknologi yang didesain khusus menjadi penting untuk membuka nilai sejati data yang didapatkan dari sejumlah besar aplikasi-aplikasi data sentris saat ini,” tambah Fink. 

“SweRV Core kami dan inisiatif cache coherency fabric yang baru mendemonstrasikan kemungkinan-kemungkinan signifikan yang dapat direalisasikan dengan membawa data mendekati pusat pemrosesan (komputasi). Berbagai kontribusi yang direncanakan ini pada komunitas open-source dan komitmen berkelanjutan dari inisiatif RISC-V menawarkan potensi yang bagus untuk mempercepat inovasi kolaboratif dan penemuan-penemuan yang berkaitan dengan data.”

RISC-V merupakan sebuah arsitektur kumpulan instruksi terbuka dan terukur yang membuat keanekaragaman aplikasi-aplikasi dan beban kerja Big Data dan Fast Data bisa berkembang dalam pusat-pusat data core dan dalam sistem-sistem mobile yang terpencil at the edge. 

Hal ini memberikan sebuah alternatif pada arsitektur-arsitektur komputasi umum yang standar saat ini. Dengan RISC-V, berbagai antarmuka standar terbuka dapat digunakan untuk memungkinkan pemrosesan khusus, solusi-solusi memory-sentris, perangkat penyimpanan unik dan aplikasi-aplikasi yang terkoneksi secara fleksibel.

Western Digital berencana untuk open source RISC-V SweRV Core barunya, yang memiliki sebuah desain superscalar 2-cara. RISC-V SweRV Core Western Digital merupakan sebuah core pipeline 32-bit dengan 9 stage yang memungkinkan beberapa instruksi untuk diisi sekaligus dan dijalankan bersamaan, mempersingkat waktu yang diperlukan untuk menjalankan berbagai program. 

Desain efisien dayanya menawarkan kecepatan clock hingga 1,8GHz1 pada sebuah teknologi proses CMOS 28mm. Perusahaan ini berencana menggunakan SweRV Core yang dibenamkan pada berbagai desain, termasuk kontroler flash dan SSD. Menjadikan core tersebut menjadi open source diharapkan agar mendorong pengembangan aplikasi-aplikasi data-sentris baru seperti Internet of Things (IoT), pemrosesan aman, kontrol-kontrol industrial dan lainnya.